2.3.3存储器的组织和管理
主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。主存储器和CPU的连接是由总线支持的，连接形式如图2.5所示。总线包括数据总线、地址总线和控制总线。CPU通过使用AR(地址寄存器)和DR(数据寄存器)和主存进行数据传送。若AR为k位字长，DR为n位字长，则允许主存包含2个可寻址单位（字节或字）。在一个存储周期内，CPU和主存之间通过总线进行n位数据传送。此外，控制总线包括控制数据传送的读(read)、写(write)和表示存储器功能完成(ready)的控制线。
为了从存储器中取一个信息字，CPU必须指定存储器字地址，并进行“读”操作。CPU需要把信息字的地址送到AR,经地址总线送往主存储器。同时，CPU应用控制线(read)发一个“读”请求。此后，CPU等待从主存储器发来的回答信号，通知CPU“读”操作完成。如图2.5所示的存储器与CPU的联系由主存储器通过ready线做出回答，若ready信号为“1”，说明存储字的内容已经读出，并放在数据总线上，送入DR这时，“取”数操作完成。
为了“存”一个字到主存，CPU先将信息字在主存中的地址经AR送到地址总线，并将信息字送入DR,同时，发出“写”命令。此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址进行存储，然后经ready控制线发回存储器操作完成信号。这时，“存”数操作完成。
从以上讨论可见，CPU与主存之间采取异步工作方式，以ready信号表示一次访存操作的结束。